Fully functional SpaceWire router. Implemented in VHDL and under continuous development. See manual. Repository also contains a UART-SpaceWire adapter and several implementation files including constraints for Xilinx FPGAs.
Fehler lag im Adapter, vermutlich, weil die Clocks für SpaceWire und UART aufgeteilt wurden. Diese wurden wieder zu einer einzigen Clock fusioniert, womit keine Fehler mehr auftraten.
routertest erneut auf BASYS3-Board laufen lassen um zu prüfen ob kürzliche Codeveränderungen auch hier die Fehler LED auslösen.