AzofeifaJ / Diseno_Logico-Proyecto_2

desarrollo de un sistema en FPGA para explorar el uso de periféricos de la Nexys4/Basys3 como el display de siete segmentos y los switches. Es mandatorio leer los respectivos apartados del manual de la tarjeta de desarrollo. Para que el usuario por medio de teclas ingrese un numero en binario y este el FPGA realice una transformación de base
MIT License
0 stars 0 forks source link

Subsistema de lectura y sincronización #4

Open AndresVA99 opened 1 year ago

AndresVA99 commented 1 year ago

Descripción

Tomar los 16 conmutadores y los sincronizará al dominio de reloj de la FPGA. Se utilizan los conmutadores 15 y 14 (enumerados en la FPGA), como los switches de selección de modo operación. Los modos de operación son los mostrados en la Tabla 1. Los 14 conmutadores restantes, del 13 al 0, representarán la entrada binaria que se realizará el procesamiento para desplegar en el siete segmentos las lecturas esperadas.