Primera fase - Investigación de SystemVerilog y Vivado

AzofeifaJ / Proyecto-de-HDL

Cofección de un circuito decodificador de Gray

MIT License

0 stars 0 forks source link

Primera fase - Investigación de SystemVerilog y Vivado #4

Open AustinMV opened 2 years ago

AustinMV commented 2 years ago

Posible link de descarga https://www.xilinx.com/support/download.html

AustinMV commented 2 years ago

Implementación de proyecto en Vivado https://www.youtube.com/watch?v=YrutEbkNmg8

AustinMV commented 2 years ago

Lenguaje de Verilog, brindado en un pdf por el profesor, revisar en lo que es el discord en clases virtuales " Verilog: Un lenguaje de descripción de hardware para sistemas digitales modernos"