Open parastuffs opened 2 years ago
Question 18 : On pourrait remplacer la situation par « on souhaite passer des entrées 10
aux entrées 01
, que peut-il se passer ? ». Cette question est plus réaliste que l'actuelle et permettrait de justifier le passage par les entrées indésirables 11
.
La solution serait de passer proprement par les entrées de mémorisation 00
avant de remonter vers 01
.
Question 18 : Attention, on ne peut pas mémoriser l'état de sortie interdit. On peut voir que si on prend les délais de propagation du circuit en compte, on passera forcément à des sorties complémentaires, mais qu'on ne peut pas anticiper.
\label
et\ref
)OR
) à la masse en pensant fermer la maille du montage. En procédant de la sorte, on court-circuite la sortie à 0 V et on ne verra jamais le changement d'état. Ce montage n'a pas besoin d'être « fermé » à cet endroit, pensez à la prise de tension au drain du transistor dans le montage à NMOS source commune : on ne branche pas le drain non plus à la masse.RS = 11
. Il est néanmoins intéressant de noter que les états dontQn
etQ'n
sont égaux sont anormaux, les sorties devant être complémentaires. Ce n'est cependant pas un problème, tant que ce n'est qu'un état de départ qu'on va correctement modifier ; c'est peut-être la conséquence d'un état initial indéterminé qui ne devrait pas être préjudiciable.R'S' = 00
(état indésirable) versR'S' = 11
, on a trois possibilités :On réussit le passage, mais on mémorise l'état indésirable, ce n'est pas bien. Cette situation est très peu probable, étant donné les délais de propagation des signaux.R'S' = 01
, ce qui implique queQn+1,Q'n+1 = 0,1
, ce qui est l'inverse de l'effet désiré, ce n'est pas bien.R'S' = 10
, ce qui implique queQn+1,Q'n+& = 1,0
, ce qui est bien ce qu'on souhaitait. On a cependant seulement ~50% de chances d'y arrive, ce n'est pas bien.