search

Digital-EDA / Digital-IDE

All in one vscode plugin for HDL development
MIT License
381 stars 11 forks source link

[建议]：优化Formatter与文档生成 #33

Open HysenEcho opened 9 months ago

HysenEcho commented 9 months ago

1.建议优化格式化Formatter，增加多种格式化配置项，端口，例化，= <=空格对齐，多维数组，ifelse，case等 推荐一个具有多个配置项的Formatter：https://github.com/chipsalliance/verible。 2.建议优化文档生成风格。个人比较喜欢TerosHDL的文档，简洁明了

Nitcloud commented 8 months ago

该github链接已失效

HysenEcho commented 5 months ago

插件仓库：https://github.com/bmpenuelas/systemverilog-formatter-vscode https://github.com/chipsalliance/verible