采用iverilog生成的VCD貌似无法解析仿真数据

[chesswei1]

采用iverilog生成的VCD貌似无法解析仿真数据 iverilog -o testbench crc8_sgpio_hisport.v dual_clk_fifo.v i2c_over_hisport_tb.v i2c_over_hisport.v hisport_rx.v hisport_rx_buf.v hisport_top_tx_rx.v hisport_tx.v hisport_tx_buf.v i2c_command_arbit.v i2c_consequences_dispatch.v i2c_ctrl_fifo.v i2c_master.v lbus_rx.v lbus_rx_dispatch.v lbus_tx.v lbus_tx_dispatch.v macro.v vvp -n testbench -lxt2

[LSTM-Kirigaya]

你可以看一下生成的 vcd 文件用文本编辑器打开是不是乱码，如果是乱码，说明这个vcd属于 fstdb 协议下的。0.3.3 版本的 Digital IDE 暂时不支持 fstdb 协议的 vcd，我们会在下个版本开始支持。