Разработка интерфейса модуля многобанковой памяти

[dsmv]

Компонент многобанковой памяти должен содержать три интерфейса для трёх портов Каждый порт должен иметь отдельный интерфейс для операции чтения и записи. Интерфейс записи должен иметь сигнал готовности. Интерфейс чтения должен иметь сигнал готовности для начала операции, сигнал valid - для передачи прочитанных данных.

На основе данного интерфейса будут созданы компоненты для реализации многобанковой памяти на разных типах памяти.

Требуется нарисовать временные диаграммы для операций чтения и записи.

[dsmv]

243f51f3ae304323c85a5779a000b2db13bd63a4 Добавлен шаблон компонента многобанковой памяти. Временнные диаграммы: template_multiram.md

[dsmv]

508cf02e00441f05b6e1a4226488c27629529a92 Основные свойства:

• Интерфейс модуля сделан на основе логики valid/ready
• Используются двумерные сигналы для реализации нескольких портов
• Через параметры настраиваются число портов и разрядность шин
• Не определяется порядок обработки запросов при одновременном обращении по нескольким портам
• Операция чтения начинает выполняться при одновременном r_avalid==1 и r_aready==1
• Ответ на операцию чтения приходит через несколько тактов. Количество тактов не определено. Ответ приходит по шине r_data и сопровождается r_dvalid==1
• Модуль памяти может выставить r_aready заранее и может его убрать в любой момент
• Запросчик выставляет r_avalid==1 и может его убрать только после появления r_aready
• Операция записи начинается при одновременном w_valid==1 и w_ready==1
• Запросчик выставляет w_valid==1, w_addr, w_data. Запросчик может снять w_valid только после появления w_ready
• Модуль памяти может выставить w_ready заранее и может убрать его в любой момент
• Данные будут записаны в память в течении нескольких тактов. Количество тактов не определено.

• template_multiram.pdf