search

FPGAwars / icestudio

:snowflake: Visual editor for open FPGA boards
https://icestudio.io
GNU General Public License v2.0
1.72k stars 246 forks source link

Exportar a Verilog: Bloque basic.memory no exporta su contenido #324

Open jorgef1962 opened 5 years ago

jorgef1962 commented 5 years ago

Al exportar a verilog un bloque de memoria, se crea un parámetro con tipo "archivo" pero el archivo con los datos no és creado.

En los archivos adjuntos: El bloque "Cadena" genera una línea de verilog [parámetro v801bc3 = "v801bc3.list"] pero no se crea el archivo "v801bc3.list".

Los archivos adjuntos son de Icestudio 0.3.3 en Ubuntu 18.04.2 LTS (64 bits) Pasa lo mismo con Icestudio 0.3.0 en Windows 10 home edition (64 bits)

El proyecto es uno ejemplo de la collection "Academia-Jedi-HW-30" de los tutoriales de "obijuan" (Tutorial 30 ejemplo 6.2).

Saludos y muchas gracias por una herramienta de alta calidad Jorge Ferreira 06-2-Tx-string-bloque.zip

Obijuan commented 5 years ago

He también he conseguido reproducir el problema. Es un bug

Obijuan commented 5 years ago

Garcias por el informe @jorgef1962 :-)