SV中的super, this, package关键字，以及UVM中的phase概念 - Jerry's Blogging

[Jerryliang123]

https://jerryliang123.github.io/2021/07/12/SystemVerilogSuperThisPhase.html

super关键词常用来调用父class中的方法、变量等，而this关键词往往是在当前class中声明函数时调用当前class的变量。package主要是为了增加代码复用性，简洁性而出现的。而UVM中的phase相当于一个阶段，主要是用来起到同步UVM中所有component执行的作用。