search

JoseDavidL / Introducci-n-a-dise-o-digital

0 stars 0 forks source link

Verificación #6

Open JoseDavidL opened 2 years ago

JoseDavidL commented 2 years ago

Descripción

Para cada subsistema, será obligatorio presentar simulaciones tanto a nivel de RTL (pre-síntesis) como con información de temporizado (post-síntesis y post-colocación-y-ruteo)