Open redpanda3 opened 5 years ago
众所周知,riscv的硬件描述语言是chisel,但是nvdla的主要部分是由verilog实现的。目前,riscv调用nvdla采用的是chisel内部的blackbox功能。这会造成很多拓展性的麻烦,例如,规划统一的pipeline,部分调用nvdla的计算单元。为此,我正在使用chisel重新写nvdla。希望多提宝贵意见。
这是我的repo: https://github.com/redpanda3/soDLA。
niubi a
众所周知,riscv的硬件描述语言是chisel,但是nvdla的主要部分是由verilog实现的。目前,riscv调用nvdla采用的是chisel内部的blackbox功能。这会造成很多拓展性的麻烦,例如,规划统一的pipeline,部分调用nvdla的计算单元。为此,我正在使用chisel重新写nvdla。希望多提宝贵意见。
这是我的repo: https://github.com/redpanda3/soDLA。