MPSU / FPGA_pract

Методические материалы курса "Практикум по ПЛИС"
16 stars 8 forks source link

fix the reset signal logic #33

Closed Shuregg closed 1 month ago

Shuregg commented 1 month ago

1. Renamed the reset signal in each file.

p_rst_i -> p_rstn_i

2. Fixed it's logic in testbench.

before:

  p_rst_i    = 1;
  #200
  p_rst_i    = 0;

after:

  p_rstn_i    = 0;
  #200
  p_rstn_i    = 1;
Konf commented 1 month ago

Давайте мы ещё поправим пример CRC и его wrapper-a, чтобы там был ресет с нулевым активным уровнем и не было инверсии на входе в стиле !p_rst_i

Konf commented 1 month ago

Спасибо! Мержу PR.