Open qianshuyuank opened 1 year ago
你只修改这里是不行的,在FPGA当中,用于和AD9361进行数据传输的接口也要在软件当中进行修改。 当前的HDL工程是基于ADRV9364这个设备的,这个设备是AD9364,因此只只支持1R1T,你该成AD9361之后,其余地方会默认更改为2R2T的配置,还需要修改其他的配置才能正常工作的。
我也遇到了同样的问题,请问楼主和作者具体需要修改FPGA里哪些部分呀? 如果您有空闲时间的话方便请教交流一下吗?QQ1481628983
E310贴的AD9361,修改配置文件config.h,使能AD9361
define AD9361_DEVICE 1 / set it 1 if AD9361 device is used, 0 otherwise /
define AD9364_DEVICE 0 / set it 1 if AD9364 device is used, 0 otherwise /
define AD9363A_DEVICE 0 / set it 1 if AD9363A device is used, 0 otherwise /
例程报错: SAMPL CLK: 61440000 tuning: RX 0:1:2:3:4:5:6:7:8:9:a:b:c:d:e:f: 0:# # # # # # # # # # # # # # # # 1:# # # # # # # # # # # # # # # # ad9361_dig_tune_delay: Tuning RX FAILED! ad9361_init : AD936x initialization error Failed to restore state Failed to restore state