Open changekkk opened 1 month ago
目前已经实现的仿真加速功能已经全部开源至本仓库,支持单核/双核加速,并已经在仿真加速器帕拉丁上进行使用。FPGA及进一步加速功能仍在开发当中。
At present, all realized simulation acceleration features have been open source in this repo, supporting single-core/dual-core Verification. Difftest have been used on the emulator Palladium.
Difftest on FPGA and further acceleration features are still WIP.
你好,这里提到已实现的加速功能对应的的difftest版本是哪一个
已经实现的加速功能都已经合入 master 分支,通过 chisel 生成 verilog 时传入对应的 difftest-config 开启。当前支持的加速功能包含非阻塞传输及比对、数据语义压缩及 DPIC 函数合并传输等。
All implemented acceleration features have been merged into master branch, which can be turned on by passing the corresponding difftest-config when chisel generates verilog. Currently supported acceleration features include non-blocking transfer and compare, data semantic squash, and DPIC function batching.
你好,想问一下,前面提到的在帕拉丁使用的difftest版本,与FPGA及进一步加速功能是一类的吗,帕拉丁本身也是FPGA设备,对于difftest来说,在帕拉丁跑和FPGA上跑是不同版本吗?
目前的加速功能硬件实现部分是通用的,主要在通信方式有所区别。帕拉丁支持直接使用 DPIC 函数、软硬件协同仿真。FPGA 预计将使用 PCIe 进行实现,相关适配尚未完成。
好的,咱们Difftest在FPGA上使用的话,主要是如何跟fpga flow配合调试的?在FPGA上跑设计代码,然后同步difftest运行nemu来比对吗
FPGA流程与仿真加速器类似,Difftest 将负责:硬件侧从待测设计提取信号,通过PCIe进行传输;软件侧接收数据并处理,驱动nemu进行比对
这里FPGA流程预计会比仿真加速器快多少,另外FPGA流程的话,是FPGA运行DUT,然后Difftest主要来提取运行结果并通过PCIe来驱动nemu比对吗?
整体流程基本上是这样的。目前 FPGA 流程尚未跑通,尚无准确的数据,根据部分相关工作的速度数据及数据量对比,预估速度会达到数至数十 MCycle/s。
好的,谢谢
你好,关于仿真加速器和FPGA环境上的difftest目前已经开发完毕了吗?是否有开源可用的环境