Amélioration gestion de la pagination

[MaximeCheramy]

Actuellement à chaque changement de contexte, on recharge tout le répertoire de page en modifiant CR3. Alors oui ça marche mais ce n'est pas sans conséquence sur les performances.

Sur les processeurs il y a un TLB qui garde en cache l'association addr virt => addr phys. Lors d'une modification de cr3, le TLB est entièrement flushé. Par conséquent, il faudra à nouveau reparcourir toutes les tables de la pagination lors des premiers accès mémoire ! C'est stupide dans le sens où la partie kernel est toujours mappé de la même façon. Idéalement, il ne faudrait invalider que les adresses > 1Gio (user). Le coût pour flusher manuellement certaines adresses semble moins lourd que des miss qui vont provoquer 2-3 accès mémoire physiques par accès mémoire.

[NicolasFloquet]

si tu comprend tout ce que tu dis c'est le principal :D