Проблемы дизайна в Vivado - Githubissues

Wissance / ImageCaptureSystem

A Xilinx IP Core and App for line scanner image capture and store

11 stars 5 forks source link

Проблемы дизайна в Vivado #7

Closed EvilLord666 closed 8 years ago

EvilLord666 commented 8 years ago

Назначал адреса для IP-ядер, подключаемых к AXI, все бы ничего, но валидация дизайна происходит только в том случае, если axi_vdma_0 и axi_vdma_1 проецируются в одну область памяти, видимо где-то есть проблема с дизайном или все же валидатор прав? adressquestion

VeryNiceGuy commented 8 years ago

Прошу прощения что поздно присоединяюсь. Мне кажется S_AXI_LITE у обоих VDMA лучше перецепить вот так:

VeryNiceGuy commented 8 years ago

Я бы хотел предложить задействовать еще один HP порт на PS и зацепить на него второй VDMA:

VeryNiceGuy commented 8 years ago

Что касается адресов, если они оба у нас по 64MB, то мне кажется первому можно присвоить 0x00000000(0)-0x03FFFFFF(67108863), а второму, сразу следующий выровненный диапазон(range) 0x04000000(67108864)-0x07FFFFFF(134217727)

VeryNiceGuy commented 8 years ago

На всякий случай, скриншот успешной валидации данного дизайна:

VeryNiceGuy commented 8 years ago

Ну и синтеза тоже:

VeryNiceGuy commented 8 years ago

Хотя пара warning'ов у меня все же есть:

EvilLord666 commented 8 years ago

Сейчас, все ок, спасибо Саш.