search

Zari / EEWMS

Die Eierlegende Ethernet WollmilchSau
1 stars 0 forks source link

Spannungsregler #2

Closed domke closed 12 years ago

domke commented 12 years ago

Wieso wird der Atmega nicht auch mit 3.3V betrieben? Damit könnte man ggf den 5V Zweig einsparen

Zari commented 12 years ago

Der Atmega1248 läuft mit 3,3V nur bis ca. 12 MHz (Siehe Seite 530 Datenblatt)

Die 20Mhz Takt sind so gewählt, das diese genau der maximalen SPI Frequenz des Ethernet-Chips entsprechen. Wenn man auf den Spannungswandler verzichten würde (würde mir gefallen, da das Layout von diesen blöden Wandlern eher nervig ist) müsste den den Takt drossen.

Meistens erwartet man von einem µController einen 5V Ausgang (so ist meine bisherige Erfahrung), und da die Platine universell sein soll währe dass dann ungeeignet.

Da ich hier aber nicht allzu viel Erfahrung habe, sollte hierüber Diskutiert werden.

domke commented 12 years ago

Was wären denn die Implikationen bezüglich des Netzwerkchips, wenn man den SPI Takt reduzieren würde?

Bezüglich der Spannungspegel: +5V hat natürlich den Vorteil, dass man damit z.B. direkt ein Relais treiben kann. Andererseits ist nach meinem Verständnis des Konzepts eh ein anwendungsspezifisches Tochterboard geplant. Auf diesem kann dann bei Bedarf die Generierung von 5V erfolgen, wenn dies erforderlich ist.

Zari reply@reply.github.com schrieb:

Der Atmega1248 läuft mit 3,3V nur bis ca. 12 MHz (Siehe Seite 530 Datenblatt)

Die 20Mhz Takt sind so gewählt, das diese genau der maximalen SPI Frequenz des Ethernet-Chips entsprechen. Wenn man auf den Spannungswandler verzichten würde (würde mir gefallen, da das Layout von diesen blöden Wandlern eher nervig ist) müsste den den Takt drossen.

Meistens erwartet man von einem µController einen 5V Ausgang (so ist meine bisherige Erfahrung), und da die Platine universell sein soll währe dass dann ungeeignet.

Da ich hier aber nicht allzu viel Erfahrung habe, sollte hierüber Diskutiert werden.

Reply to this email directly or view it on GitHub: https://github.com/Zari/EEWMS/issues/2#issuecomment-4241336

Zari commented 12 years ago

Die "Implikation" die sich aus dem Absenken des SPI Taktes ergibt, wäre eine geringere mögliche Datenrate.

Hintergrund hierzu: Der Ethernetchip kann 10MBit/s Ethernet und übernimmt den Phy und den MAC Layer. Er besitzt einen internen 8kB SRAM, der in einen Sende- und einem Empfangspuffer unterteilt wird. Ein Geringerer SPI Takt würde die Auslastung dieses SRAMs erhöhen.

Da unser µC jedoch nicht schnell genug sein dürfte um die maximale Ethernet-Last zu verarbeiten, wäre eine Taktreduktion akzeptabel. Ich muss mal nachsehen wo die nächst kleinere SPI Frequenz liegt, mit den die beiden kommunizieren können. Dabei kommt es jetzt auf die Anforderungen an: Wenn es keine denkbare Anwendung gibt, die eine entsprechend hohe Frequenz voraussetzt, bin ich dafür die 5V Stufe zu entsorgen. [Die Kosten dürften sich ca. um etwa 1,5 Euro reduzieren, da 2 Kondensatoren, der Regler und der 7408 entfallen können] Dadurch wird der Chip auch wieder kleiner weshalb ich dann in Erwägung ziehe das "Sandwich" Modell so zu ändern das der Ethernetchip oben aufgesetzt wird, um bessere Stabilität zu bieten.

Gegenargumente?

Zari commented 12 years ago

Da sich Bene nicht dazu geäußert hat als ich ihn zuletzt angeschrieben habe und mein MCT Labor heute ausgefallen ist, hab ich die Zeit genutzt und eine Variante mit Ausschließlich 3,3V entwickelt. Diese liegt jetzt hier auf Github. (Im Nachhinein denke ich, das es ganz praktisch gewesen wäre, ihn in eine seperate Version zu packen, dafür kämpfe ich aber noch zu sehr mit Git)

Es fehlt auf dem Layout noch der Gleichrichter und ein Stecker für die Spannungs-Versorgung, werde ich wohl die Tage einbauen. Ich dachte da an eine Stecker/Buchsenkombi von Wago, wie sie bei Reichelt erhältlich sind.

[Issue closed -> Vorschlag übernommen]