Closed yuxuan-z19 closed 4 months ago
您好,想请 顶层项目文件(类似于Top.scala,会导出一个基于SystemVerilog的SoC设计)的位置?
Top.scala
方便的话可否在README中说明?万分感激!
我注意到每个component有自己的main(),是否需要先导出SystemVerilog后手动组织?
main()
不好意思,我属实比较懒,readme可能得看心情什么时候有空再写了。top module在src/FireFlyv2_2/source/AXIFireFlyFaster.scala这里,整体仿真的module在src/FireFlyv2_2/sim/SimFireFlyFasterMultiTask.scala这里。
收到,感谢!
您好,想请 顶层项目文件(类似于
Top.scala
,会导出一个基于SystemVerilog的SoC设计)的位置?我注意到每个component有自己的
main()
,是否需要先导出SystemVerilog后手动组织?