Verilog 对 >>> 格式化的时候，会变成 >> >(中间多一个空格)，导致编译出错 - Githubissues

akof1314 / CoolFormat

CoolFormat Source Code Formatter

http://blog.csdn.net/akof1314/article/details/5355948

539 stars 149 forks source link

Verilog 对 >>> 格式化的时候，会变成 >> >(中间多一个空格)，导致编译出错 #70

Open papillonn opened 3 years ago