search

cisen / blog

Time waits for no one.
129 stars 20 forks source link

IEEE 802.3 相关 #1036

Open cisen opened 3 years ago

cisen commented 3 years ago

总结

帧结构

问答

PHY在哪一章

GMII的定义在哪里？

MAC帧的定义在哪里？

XAUI在哪里？

SERDES?

LFSR是什么？

信号是如何被接收的？

Serdes BITSLIP是什么？

MAC如何从数据帧里面判断数据是否是我的？

ARP是什么？如何实现的？ ARP（Address Resolution Protocol）即地址解析协议， 用于实现从 IP 地址到 MAC 地址的映射，即询问目标IP对应的MAC地址。 https://www.cnblogs.com/csguo/p/7527303.html

cisen commented 3 years ago

PHY

什么是PHY

  PHY（（Physical Layer，PHY））是IEEE802.3中定义的一个标准模块，STA（station management entity，管理实体，一般为MAC或CPU）通过SMI（Serial Manage Interface）对PHY的行为、状态进行管理和控制，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。一个PHY的基本结构如下图：

20200116231106935

  PHY是物理接口收发器，它实现OSI模型的物理层。IEEE-802.3标准定义了以太网PHY。包括MII/GMII(介质独立接口)子层、PCS(物理编码子层)、PMA(物理介质附加)子层、PMD(物理介质相关)子层、MDI子层。它符合IEEE-802.3k中用于10BaseT(第14条)和100BaseTX(第24条和第25条)的规范。

PHY寄存器在IEEE802.3标准的 22.2.4 Management functions 节有介绍，但不涉及所有的寄存器，个别寄存器需要到其它章节中看，当然，文档里面也提到该在哪里找到哪个寄存器。

PHY寄存器

  PHY寄存器的地址空间为5位，从0到31最多可以定义32个寄存器（随着芯片功能不断增加，很多PHY芯片采用分页技术来扩展地址空间以定义更多的寄存器），IEEE802.3定义了地址为0-15这16个寄存器的功能，地址16-31的寄存器留给芯片制造商自由定义，如下表所示。 20180426111548836

（1）官方介绍请参考IEEE802.3标准的 22.2.4 Management functions 节。 （2）上图的B和E表示了，在特定接口下，寄存器是基本的还是扩展的。例如：MII接口下只有0和1寄存器是基本的，其它的是扩展的。注意：所为扩展是指留给IEEE以后的扩展特性用，不是给PHY厂商的扩展，PHY厂商自定义的只能是16~31号寄存器 （3）在IEEE标准文档及某些PHY手册中，某寄存器的比特(bit)用X.y表示，如0.15表示第0寄存器的第15位。

Control Register (Register 0)

  寄存器0是PHY控制寄存器，通过Control Register可以对PHY的主要工作状态进行设置。应该保证控制寄存器每个位的默认值，以便在没有管理干预的情况下，上电或复位时PHY的初始状态为正常操作状态。Control Register的每一位完成的功能见下。 20180426112209695

Reset： 通过将位0.15设置为逻辑1来完成复位PHY。 该操作应将状态和控制寄存器设置为其默认状态。 因此，此操作可能会改变PHY的内部状态以及与PHY关联的物理链路的状态。复位过程中Bit15保持为1，复位完成之后该位应该自动清零。 在复位过程完成之前，PHY不需要接受对控制寄存器的写入操作，并且在复位过程完成之前写入0.15以外的控制寄存器位可能不起作用。 复位过程应在0.15位设置的0.5 s内完成。 （1）一般要改变端口的工作模式（如速率、双工、流控或协商信息等）时，在设置完相应位置的寄存器之后，需要通过Reset位复位PHY来使配置生效。 （2）该比特位的默认值为 0。

Loopback： 当位0.14被设置为逻辑1时，PHY应置于环回操作模式。 当位0.14置位时，PHY接收电路应与网络介质隔离，并且MII或GMII处的TX_EN断言不应导致网络介质上的数据传输。 当位0.14置位时，PHY应接受来自MII或GMII发送数据路径的数据，并将其返回给MII或GMII接收数据路径，以响应TX_EN的断言。 当位0.14置位时，从断言TX_EN到断言RX_DV的延迟应小于512 BT。 当位0.14置位时，除非设置了位0.7，否则COL信号应始终保持无效，在这种情况下，COL信号的行为应如22.2.4.1.9所述。 清0.14位为零允许正常操作。   Loopback是一个调试以及故障诊断中常用的功能，Bit14置1之后，PHY和外部MDI的连接在逻辑上将被断开，从MAC经过MII/GMII（也可能是其他的MAC/PHY接口）发送过来的数据将不会被发送到MDI上，而是在PHY内部（一般在PCS）回环到本端口的MII/GMII接收通道上，通过Loopback功能可以检查MII/GMII以及PHY接口部分是否工作正常，对于端口不通的情况可用于故障定位。 （1）需要注意的是，很多时候PHY设置Loopback后端口可能就Link down了，MAC无法向该端口发帧，这时就需要通过设置端口Force Link up才能使用Loopback功能。 （2）该比特位的默认值为 0。

Speed Selection： Bit13和Bit6两位联合实现对端口的速率控制功能。链接速度可以通过自动协商过程或手动速度选择来选择。 通过将位0.12清零来禁用自动协商时，允许手动速度选择。 当禁用自动协商并将位0.6清除为逻辑0时，将位0.13设置为逻辑1将PHY配置为100 Mb / s操作，并将位0.13清除为逻辑0将PHY配置为10 Mb / s操作 。 当禁用自动协商并将位0.6设置为逻辑1时，将位0.13清零为逻辑0会选择1000 Mb / s的操作。 将位0.6和0.13设置为逻辑1的组合保留用于未来的标准化。 当使能自动协商时，可以读取或写入位0.6和0.13，但位0.6和位0.13的状态对链路配置没有影响，位0.6和位0.13不需要反映当它被读取时链接。   如果PHY通过比特1.15：9和比特15.15：12报告它不能工作在所有速度时，则比特0.6和0.13的值应该与PHY可以操作的速度相对应。并且任何试图将该位设置为无效的操作均将被忽略。

（1）对Speed Selection的修改设置，往往需要复位端口才能配置生效。因此在设置该位置的时候需要检查自动协商的设置并通过Bit15复位端口。 （2）位0.6和0.13的默认值是根据位1.15：9和15.15：12所指示的PHY可以操作的最高数据速率的编码组合。

Auto-Negotiation Enable： 自动协商过程应通过将位0.12设置为逻辑1来启用。 如果位0.12设置为逻辑1，则位0.13、0.8和0.6不应对链路配置和除了自动协商协议规定之外的站操作产生影响。 如果将位0.12清零为逻辑0，则无论链路配置和自动协商过程的先前状态如何，位0.13、0.8和0.6都将确定链路配置。   如果PHY通过位1.3报告它缺乏执行自动协商的能力，则PHY应在位0.12返回零值。 如果PHY通过位1.3报告它缺乏执行自动协商的能力，则位0.12应该始终写为0，并且任何尝试将1写入位0.12都应该被忽略。 必须注意的是，对于1000BASE-T接口,自动协商必须打开。

Power Down： 通过将位0.11设置为逻辑1，可以将PHY置于低功耗状态。 清0.11位为零允许正常操作。 PHY在掉电状态下的具体行为是特定实现的。 处于掉电状态时，PHY应响应管理事务。 在转换到掉电状态期间和处于掉电状态期间，PHY不应在MII或GMII上产生寄生信号。   当位0.11或位0.10被设置为逻辑1时，PHY不需要满足RX_CLK和TX_CLK信号功能要求。 在位0.11和0.10清零后，PHY应在0.5 s内满足22.2.2中定义的RX_CLK和TX_CLK信号功能要求。 （1）Power Down模式一般在软件shut down端口的时候使用，需要注意的是端口从Power Down模式恢复，需要复位端口以保证端口可靠的连接。 （2）该位的默认值为 0。

Isolate： 通过将位0.10设置为逻辑1，PHY可能被迫将其数据路径与MII或GMII电隔离。 清零位0.10允许正常操作。 当PHY与MII或GMII隔离时，它不会响应TXD数据包和TX_EN，TX_ER、GTX_CLK的输入。并且它的TX_CLK，RX_CLK，RX_DV，RX_ER，RXD数据包、COL和CRS输出均应为高阻态。 当PHY与MII或GMII隔离时，它将响应管理事务（MDC/MDIO接口的信号）。 （1）IEEE802.3没有对Isolate 时MDI接口的状态进行规范，此时MDI端可能还在正常运行。Isolate在实际应用中并没有用到。 （2）由于目前很多百兆的PHY芯片其MAC接口主流的都是SMII/S3MII，8个端口的接口是相互关联的，一个端口设置Isolate可能会影响其他端口的正常使用，因此在使用中注意不要随意更改bit10的状态。

Restart Auto-Negotiation： 如果PHY通过位1.3报告它缺乏执行自动协商的能力，或者如果自动协商被禁用，则PHY应在位0.9返回零值。 如果PHY通过位1.3报告它缺乏执行自动协商的能力，或者如果禁用了自动协商，则应将位0.9始终写为0，并且任何尝试将1写入位0.9应被忽略。   Bit9置1将重新启动端口的自动协商进程，当然前提是Auto-Negotiation Enable是使能的。 一般在修改端口的自动协商能力信息之后通过Bit9置1重新启动自动协商来使端口按照新的配置建立link。

Duplex Mode： 可以通过自动协商过程或手动双面选择来选择双工模式。 通过将位0.12清零来禁用自动协商时，允许手动双面选择。 当禁用自动协商时，将位0.8设置为逻辑1将PHY配置为全双工操作，并将位0.8清零以将逻辑0配置为用于半双工操作的PHY。 当启用自动协商时，可以读取或写入位0.8，但位0.8的状态对链路配置没有影响。   如果PHY通过位1.15：9和15.15：12报告它只能在一个双工模式下工作，则位0.8的值应该与PHY可以工作的模式相对应，并且任何尝试改变将该位0.8修改为无效指的操作应被忽略。

对Duplex Mode的修改配置也需要复位端口才能生效。

Collision Test： 冲突信号（COL）测试开关。在需要对COL信号进行测试时，可以通过Bit7置1，这时PHY将输出一个COL脉冲以供测试。实际测试操作中也可以将端口配置为半双工状态，通过发帧冲突来测试COL信号，因此该配置实用价值不大。 Unidirectional enable： 如果PHY通过比特1.7报告它不具备编码和传输来自媒体独立接口的数据的能力，而不管PHY是否确定已建立有效链路，则PHY应在比特0.5中返回零值，并且 任何尝试写一个到位0.5应该被忽略。

Status register

  寄存器1是PHY状态寄存器，主要包含PHY的状态信息，大多数bit的值都是由芯片厂家确定的，每一个bit的功能在表3种已有详细说明。 20180426120046916

寄存器中各位的详细说明如下：

100BASE-T4 ability： 当读为逻辑1时，位1.15指示PHY有能力使用100BASE-T4信令规范执行链路发送和接收。 当读为逻辑0时，位1.15表示PHY缺乏使用100BASE-T4信令规范执行链路发送和接收的能力。 100BASE-X full duplex ability： 当读为逻辑1时，位1.14指示PHY有能力使用100BASE-X信令规范执行全双工链路传输和接收。 当作为逻辑0读取时，bit1.14表示PHY缺乏使用100BASE-X信令规范执行全双工链路传输和接收的能力。 100BASE-X half duplex ability： 当读为逻辑1时，位1.13指示PHY有能力使用100BASE-X信令规范执行半双工链路传输和接收。 当读为逻辑0时，位1.13指示PHY缺乏使用100BASE-X信令规范执行半双工链路传输和接收的能力。 其他同类型的值意义基本与上面几个相同：指示PHY所具有的工作模式能力，不再一一说明。 Unidirectional ability： 当读为逻辑1时，位1.7指示PHY具有编码和传输来自媒体独立接口的数据的能力，而不管PHY是否确定已建立有效链路。 当读为逻辑0时，位1.7指示PHY只有在PHY确定已建立有效链路时才能从媒体独立接口传输数据。 MF preamble suppression ability： 当读为逻辑1时，位1.6指示PHY能够接受管理帧，而不管它们是否在22.2.4.5.2中描述的前导码模式之前。 当读为逻辑0时，位1.6指示PHY不能接受管理帧，除非它们之前是22.2.4.5.2中描述的前导码模式。 Auto-Negotiation Complete： 当读为逻辑1时，位1.5指示自动协商过程已完成，并且由自动协商协议（条款28或条款37）实施的扩展寄存器的内容是有效的。 当读为逻辑0时，位1.5指示自动协商过程尚未完成，并且扩展寄存器的内容由自动协商协议的当前状态定义，或者为手动配置写入。 如果自动协商通过清除位0.12禁用，则PHY应在位1.5返回零值。 如果PHY缺乏执行自动协商的能力，它还应在位1.5返回零值。 在调试以及异常故障处理时，可以通过该位寄存器的状态判断AN是否成功，从而进一步的检查AN相关的设置是否正确，或者芯片的AN功能是否正常等。

Remote Fault： 当读为逻辑1时，位1.4表示检测到远程故障状态。 故障类型以及故障检测的标准和方法是PHY特定的。 远程故障位必须使用锁存功能来实现，以便发生远程故障将导致远程故障位置位，并保持置位状态直至被​​清除。 每当通过管理接口读取寄存器1时，远程故障位应清零，并且还应通过PHY复位清零。   远端错误指示位。Bit4=1代表连接对端（Link Partner）出错，至于出错的具体类型以及错误检测机制在规范中并没有定义，由PHY的制造商自由发挥，一般的厂商都会在其他的寄存器（Register16-31由厂商自行定义）指示比较详细的错误类型。在与端口相关的故障查证中，Remote Fault是一个重要的指示信息，通过互联双方的Remote Fault信息（可能要加上其他的具体错误指示），可以帮助定位故障原因。 Auto-Negotiation ability： 当读为逻辑1时，位1.3指示PHY有能力执行自动协商。 当读为逻辑0时，位1.3指示PHY缺乏执行自动协商的能力。 Link Status： 当读为逻辑1时，位1.2指示PHY已经确定已建立有效链路。 当作为逻辑0读取时，位1.2指示该链接无效。 确定链路有效性的标准是PHY特定的。 链路状态位应该使用锁存功能来实现，以便发生链路故障情况将导致链路状态位清零并保持清零，直到通过管理接口读取。 此状态指示旨在支持在30.5.1.1.4，aMediaAvailable中定义的管理属性。   实际应用中一般都是通过Bit2来判断端口的状态。而且，一般的MAC芯片也是通过轮询PHY的这个寄存器值来判断端口的Link状态的（这个过程可能有不同的名称，比如BCM叫做Link Scan，而Marvell叫做PHY Polling。）如前所述，在AN Enable的情况下，Link Status的信息只有在Auto-Negotiation Complete指示已经完成的情况下才是正确可靠的，否则有可能出错。 Jabber Detect： 当作为逻辑1读取时，位1.1指示已经检测到爆音条件。 此状态指示旨在支持30.5.1.1.6中定义的管理属性，aJabber和30.5.1.3.1 nJabber中定义的MAU通知。 检测Jabber条件的标准是PHY特定的。 Jabber检测位应该使用锁存功能来实现，以便发生Jabber条件将导致Jabber检测位置位，并保持置位状态直至被​​清除。 每次通过管理接口读取寄存器1时，Jabber检测位应清零，并且还应通过PHY复位清零。   IEEE802.3对Jabber的解释是“A condition wherein a station transmits for a period of time longer than the maximum permissible packet length, usually due to a fault condition”。这一位指示的是Link Partner发送的时间超过了规定的最大长度。值得注意的是，Jabber Detect只有在10BASE-T模式下才有意义，100和1000M模式是没有定义Jabber这一功能的。

PHY Identifier Register

  寄存器2和3存放PHY芯片的型号代码，寄存器2(PHY ID1)为高16位，而寄存器3(PHY ID2)为低16位。由芯片制造商自行定义，实际应用中软件通过读取这两个寄存器的内容可以识别PHY的型号和版本。   PHY标识符应由由IEEE分配给PHY制造商的组织唯一标识符（OUI）的（只需要使用第3至第24位，共22位），加上6位制造商的型号以及4位制造商的修订版编号组成。 PHY标识符旨在提供足够的信息来支持30.1.2中所要求的oResourceTypeID对象。   OUI的第三位分配给位2.15，OUI的第四位分配给位2.14，依此类推。 位2.0包含OUI的第十八位。 位3.15包含OUI的第十九位，位3.10包含OUI的第二十四位。 位3.9包含制造商型号的MSB。 位3.4包含制造商型号的LSB。 位3.3包含制造商版本号的MSB，位3.0包含制造商版本号的LSB。具体如下图所示： 20180428133118316

Auto-Negotiation Advertisement Register (Register 4) (R/W)

  寄存器4是自动协商的能力通告寄存器，在AN Enable的前提下（见寄存器0），端口根据该寄存器的相关配置将自动协商信息通过FLP在MDI上进行通告。当AN配置为Disable状态的时候，寄存器4的配置将不起作用，端口的工作模式由控制寄存器中的配置决定。   该寄存器包含PHY的通告能力，它们将在自动协商期间传送给其链接伙伴。 基本页的位定义在IEEE标准的28.2.1.2中定义。 上电时，在自动协商开始之前，该寄存器应具有以下默认配置：

Selector Field （4.4：0）： 被设置为适当的代码，如IEEE标准的附件28A中所规定。 Reserved（4.14）： 被设置为逻辑0。 Technology Ability Field（4.11：5）： 根据MII状态寄存器（寄存器1）（1.15：11）中设置的值或等效值设置。 另见28.2.1.2.3和附件28D。 20180428154543415

Link codeword encoding（基本链路码字）

  在FLP Burst内传输的基本链路代码字（基本页面）应该传达如图28-7所示的编码。 自动协商功能可以使用下一页功能支持其他页面。 下一页交换中使用的链接代码字的编码在28.2.3.4中定义。 在FLP Burst中，D0应该是第一个传输的位。

Next Page function

  下一页功能使用标准的自动协商仲裁机制来允许交换任意的数据。 数据由可选的下一页信息携带，其遵循用于基本链接码字的传输和确认过程。 定义了四种类型的下一页编码：消息页面，未格式化页面，扩展消息页面和扩展的未格式化页面。   关于该部分，具体见IEEE标准的28.2.3.4 Next Page function。   在IEEE标准中，Auto-Negotiation Advertisement Register中的各部分全部是在独立章节中进行介绍的。具体如下： 20180428155653138

Selector Field： 选择器字段（S [4：0]）是一个5位宽的字段，编码32个可能的消息。 链路码字中的选择器字段S [4：0]应用于识别自动协商发送的消息的类型。 下表列出了可能发送的消息的类型。 随着新消息的发展，该表格将相应更新。

未指定的组合保留供将来使用。 不会传输选择器字段的预留组合。我们所接触的以太网PHY遵从IEEE802.3规范，Selector Field=0001，该区域不可随意更改（很多PHY将此区域设计为只读寄存器，以免被修改）。 Technology Ability Field： 技术能力字段（A [6：0]）是一个7位宽的字段，其中包含指示选择器字段值特定的支持技术的信息。 这些位被映射到各个技术，以便能够针对单个选择器字段值并行通告能力。 附录28B.2和附件28D描述了IEEE 802.3选择器的技术能力字段编码。 链接代码字中可能会公布多种技术。 设备应支持其宣传的技术的数据服务能力。 20180428152215994

Extended Next Page： 扩展下一页（XNP）被编码在基本链路码字的位D12中。 扩展下一页位指示本地设备在设置为逻辑1时支持扩展下一页的传输，并指示本地设备在设置为逻辑0时不支持扩展下一页。 Extended Next Page的使用与协商的数据速率，媒体或链接技术是正交的。 扩展下一页位按照28.2.3.4中的扩展下一页功能规范使用。 Next Page： 无论选择器字段值还是链接码字编码，下一页（NP）都在D15位编码。 支持附加链接码字编码的传输和接收是可选的。 如果不支持Next Page功能，NP位应始终设置为逻辑0。 如果设备实现下一页功能并希望进行下一页交换，则应将NP位设置为逻辑1。 设备可以实现下一页功能，并通过将NP位设置为逻辑0来选择不参与下一页交换。 下一页功能在28.2.3.4中定义。 Remote Fault： 远程故障（RF）编码在基本链路码字的位D13中。 默认值是逻辑零。 远程故障位为传输简单的故障信息提供了一种标准的传输机制。 当自动协商通告寄存器（寄存器4）中的RF位设置为逻辑1时，发送的基本链路码字中的RF位被设置为逻辑1。 当接收到的基本链路代码字中的RF位被设置为逻辑1时，如果存在MII管理功能，则MII状态寄存器（寄存器1）中的远程故障位将被设置为逻辑1。

Auto-Negotiation Link Partner ability register (Register 5) (RO)

  寄存器5保存的是本端PHY接收到的对端PHY所通告的端口能力，寄存器5的结构和寄存器4基本一致。

Auto-Negotiation Expansion Register (Register 6) (RO)

  寄存器6保存了PHY自动协商过程的异常信息。从这个寄存其中我们可以获取到Link Partner子否支持自动协商以及自动协商下一页有没有收到的信息。 20180428163901700

Auto-Negotiation Next Page transmit register (Register 7) (R/W)   自动协商下一页发送寄存器包含在支持下一页功能时要发送的下一页链接码字。 （见表28-6）内容在28.2.3.4中定义。 上电时，该寄存器应包含默认值2001H，该值表示消息代码设置为Null消息的消息页面。 该值可以由设备希望传输的任何有效的下一页消息代码替换。 写入该寄存器应将mr_next_page_loaded设置为true。 20180428164942266

Auto-Negotiation Link Partner Received Next Page register (Register 8) (RO)

未完待续。。。

附件 无 参考文档 IEEE Standard for Ethernet 网络

cisen commented 3 years ago

LFSR

有趣的线性反馈移位寄存器(LFSR)

最近一直在研究信道编码，发现在信道编码里面有一个电路比较重要也比较有趣，那就是线性反馈移位寄存器 LFSR ，相信大家对 LFSR 电路也不陌生了,在通信领域lfsr有着很广泛的应用,比如说M序列,扰码,信道编码,密码学这方面都有很广泛的应用,LFRS的结构一般如下图： 20190329110119551

其中他需要一个生成多项式为:

这个多项式是一个本原多项式，然后知道这个电路有一些有意思的性质，下面我以m = 3 来做个例子具体的电路图如下所示：

20190329110132335

假设开始的时候（D2，D1，D0 ） = （0，0，1），那么每过一个时钟周期会进行跳变一次， 可以看到具体的跳变如下所示： 20190329110137720

然后我们可以看到这个计数器循环起来了，很好玩吧，无论进入那样一个状态除了0之外，都可以循环着回来，其实这里就相当于了一个3bit的伪随机数，很有意思，不是所有的多项式都有这个特性，我们现在在从数学上面来看看这个问题,其实最上面的电路是可以看成是一个除法电路，在Galois域的一个除法电路。现在假设的是R（x）是寄存器中剩余的数据，M(x)是输入的码字多项式，然后数学公式可以表示成：

然后我分别计算出了Ｍ（ｘ）的各种情况，

20190329110150786

然后我们单独进行一下７次方的运算

20190329110155642

发现７次方的运算和０次的时候的余数是一样的 然后我们发现其实在上面的电路中对多项式的除法也是可以循环起来的,可以验证的是

20190329110202524 把这个记成 20190329110207313

上面的式子是可以循环的,然后我又想到了CRC的计算,CRC的计算也可以通过一个除法电路来实现, 假设码子多项式为 20190329110210728 生成多项式为

20190329110213469

那么CRC的码字为 20190329110218369 这样我们同样可以用LFSR电路来进行实现 首先对M(x)乘以一个x的r次方,然后去去除G(x),在电路上的表现就是 20190329110222343

所以在输入码字以后还需要多输入r拍的0这样才能使最后的CRC码字数据. 同理这个电路也可以进行CRC校验，把生成的数据全部都依次输入进这个

module RanGen(
    input               rst_n,    /*rst_n is necessary to prevet locking up*/
    input               clk,      /*clock signal*/
    input               load,     /*load seed to rand_num,active high */
    input      [7:0]    seed,     
    output reg [7:0]    rand_num  /*random number output*/
);

always@(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        rand_num    <=8'b0;
    else if(load)
        rand_num <=seed;    /*load the initial value when load is active*/
    else
        begin
            rand_num[0] <= rand_num[7];
            rand_num[1] <= rand_num[0];
            rand_num[2] <= rand_num[1];
            rand_num[3] <= rand_num[2];
            rand_num[4] <= rand_num[3]^rand_num[7];
            rand_num[5] <= rand_num[4]^rand_num[7];
            rand_num[6] <= rand_num[5]^rand_num[7];
            rand_num[7] <= rand_num[6];
        end

end
endmodule

LFSR（线性反馈移位寄存器）的C++实现

n级线性反馈移位寄存器，这里以n=7为例，假设初始状态为1000000,使用C++标准库中的bitset类来实现，bitset类的用法详解：点击打开链接 00

#include <iostream>
#include <stdlib.h>
#include <bitset>
#define n 7
using namespace std;
int main()
{
    system("title = LFSR");
    //初始化n位的二进制数据,初始状态为二进制1000，及十进制8
    bitset<n>bint(64);
    bitset<n>str(bint);
    string s1,s2;//保存输出结果
    //遍历bint中的数字
    /*for (int i = bint.size()-1; i>=0; i--)
        cout << bint[i];
    cout << endl;*/
    cout << "初始状态为："<<bint.to_string() << endl;
    //str = bint.to_string();//如果是string类型的str用这句
    //生成LFSR的状态变化
    do
    {
        int j = bint[n - 1] ^ bint[0];
        bint.operator>>=(1);//向右移1位
        //第1个数据和第n个数据异或然后赋值给第n个
        bint[n - 1] = j;
        cout << bint.to_string() << endl;
        //把bint转换成string放入s1
        s1 = bint.to_string();
        //把a1放入s2中
        s2.push_back(s1[3]);

    } 
    while (str.to_string() != bint.to_string());
    cout << "输出序列为：" <<s2<< endl;
    system("pause");
    return 0;
}

02

03

C++标准库中bitset类的用法

bitset是C++标准库中的一个类，用来处理位操作及运算。可以通过下标访问。bitset在内存中以倒序存储，如存入的数据为1000，用for（int i=0;i

#include <iostream>
#include <stdlib.h>
#include <string>
#include <bitset>
using namespace std;
int main()
{
    bitset<8>bint(1);//16位的二进制数据
    for (int i = 0; i < bint.size(); i++)
        cout << bint[i];
    cout << endl;
    cout << "输入初始状态：" << endl;
    cin >> bint;
    cout<<"大小："<<bint.size()<<endl;
    cout <<"all:" <<bint.all()<<endl;//全为1返回1，否则返回0
    cout << "any:" << bint.any()<<endl;//全为0返回0，否则返回1
    cout << "count:"<<bint.count() << endl;//返回1的个数
    //cout << "flip:" << bint.flip() << endl;//全部取反
    for (int i = 0; i < bint.size(); i++)
        cout << bint[i];
    cout << endl;
    cout << "flip(n=1)，将bint[1]取反:" << bint.flip(1) << endl;
    //返回它转换为unsigned long的结果，如果超出范围则报错
    cout << "to_ulong:" << bint.to_ulong() << endl;
    //返回它转换为unsigned long long的结果，如果超出范围则报错
    cout << "to_ullong:" << bint.to_ulong() << endl;
    //转换为string类型
    cout << "to_string:" << bint.to_string() << endl;

    cout << "set:" << bint.set() << endl;//全部置为1

    cout << "set(n):" << bint.set(2) << endl;//把bint[2]位置为1

    cout << "reset():" << bint.reset() << endl;//全部置为0

    cout << "none():"<<bint.none() << endl;//不存在1则返回1
    cout << "hash:" << bint.hash() << endl;
    /*for (int i=0;i<bint.size();i++)
    {
        cout << bint[i];
    }*/

    system("pause");
    return 0;
}

20171215001430214

cisen commented 3 years ago

PRBS

PRBS：Pseudo-Random Binary Sequence，中文翻译叫做伪随机二进制序列，江湖人简称它为伪随机码。做过测试的朋友们都应该特别熟悉，就是使用PRBS这种伪随机码进行高速串行通道的测试，主要是测试误码率的情况，例如我们常用的一些协议，PCIE，USB，以太网或者下图的光模块的测试等……

当然我们信号高速串行信号仿真的时候，也会有各种prbs码型进行，一个10G-SFP+光模块PCB通道的仿真模型如下：

为什么业界公认选择这种prbs码型进行测试（仿真）呢？主要原因是这种码型与真实链路的数据传输情况非常接近。因为在真实情况中，所以的数据组合都是随机出现的，没有任何规律可言。 而PRBS 的码流在很大程度上具有这种“随机数据”的特性，“0”和“1”随机出现，这种码流的频谱特征和白噪声非常接近，所谓“白噪声”就是在一个比较宽的频域里功率密度谱均匀分布，也就是所有的频率都具有相同的能量，因此该码型能够模拟各种不同频率数据组成的情况，使测试更符合真实的情况。

那prbs这种随机码真的就是没有任何规律的吗？？当然不是，不然的话为什么还要分prbs1-31那么多种呢。之所以要叫伪随机码，其实就是码流在周期内部是随机的，但是在各个周期里面又是完全相同的。咋一看，好像说了等于没有，大家可能有疑问，在周期内部是随机的，那不还是随机嘛？其实这个随机是要打个问号的，正确来说是“有顺序的随机”。所谓顺序就是通过不同阶数的prbs码来体现，例如，我们常用的有阶数7、9、11、15、20、23、31，也就是我们常说的PRBS7、PRBS9、PRBS11、PRBS15、PRBS20、PRBS23、PRBS31。

前面说了，不同的阶数会有不同的码型，那它们之间有什么规律呢？不同阶数是怎样生成码型的呢？我们以PRBS3进行说明。

PRBS码型是由PRBS码型发生器产生的，下面是一个简单发生器的示意图：

架构很简单，就由两部分组成：移位寄存器和异或运算器。首先移位寄存器，顾名思义作用就是移位，1个bit发送后，把下一个bit推向前准备发送；异或运算，简单点说就是两个不一样就是“1”，两个一样就是“0”，因此有“1”和“1”是0，“0”和“0”是0,“1”和“0”是1。那像上面这个PRBS3发生器，进行异或的位是第二位和第三位，因此用一个多项式命名它，叫做1+X2+X3。

这样我们可以开始进行计算了。首先我们有一个初始状态“111”。我们就有了下面这么一个计算过程（画得不好，大家看内容就好）。简单说明一下，红色为异或运算过程，蓝色为每次移位后的bit，绿色为输出的数据bit，紫色说明绕一圈之后又回到了原先，循环了一次。

经过本文之后，大家是不是对感觉很高深神秘的prbs码型有了更接地气的认识和理解了呢？当然，本文举例的prbs3是比较简单的，感觉它没经过几位就可以循环一次了，大家推导起来也比较方便。