etf-unibl / fpga-pwg

MIT License
0 stars 0 forks source link

Implementacija interrupt logike #42

Closed lukavidic closed 8 months ago

lukavidic commented 8 months ago

Implementirati kombinacionu mrežu koja realizuje interrupt logiku sistema. Potrebno je dodati još jedan izlaz iz sistema koji se aktivira kada se postavi bilo koji bit iz STATUS registra registarskog fajla ukoliko je korisnik softverski omogućio interrupt-e postavljanjem interrupt enable bit-a u CONTROL registru.