Napisati VHDL kod koji predstavlja testbenč koji verifikuje rad FIFO bafera. U tesbenču provjeriti ispravan rad funkcionalnosti first in first out mehanizama upisa i čitanja, kao i ispravno postavljanje statusnih signala. Rezultat izvršavanja zadatka je VHDL fajl sa automatizovanim testbenčom za FIFO bafer.
Napisati VHDL kod koji predstavlja testbenč koji verifikuje rad FIFO bafera. U tesbenču provjeriti ispravan rad funkcionalnosti first in first out mehanizama upisa i čitanja, kao i ispravno postavljanje statusnih signala. Rezultat izvršavanja zadatka je VHDL fajl sa automatizovanim testbenčom za FIFO bafer.