Closed knezicm closed 1 week ago
Potrebno je realizovati dekoder 2-4 sa ulazom za omogućenje. Više informacija o samom kolu, može se pronaći na sljedećem linku:
https://www.tutorialspoint.com/digital_circuits/digital_circuits_decoders.htm
Entitet dekodera treba da ima sljedeći izgled:
entity decoder_2_4 is port (i_A : in std_logic_vector(1 downto 0); i_E : in std_logic; o_Y : in std_logic_vector(3 downto 0)); end decoder_2_4;
gdje je i_A ulazni 2-bitni broj, i_E ulaz za omogućenje dekodera, a o_Y 4-bitni izlazni podatak.
i_A
i_E
o_Y
Kolo realizovati opisom u VHDL jeziku korišćenjem uslovnih konkurentnih naredbi.
Done.
5 bodova
Potrebno je realizovati dekoder 2-4 sa ulazom za omogućenje. Više informacija o samom kolu, može se pronaći na sljedećem linku:
https://www.tutorialspoint.com/digital_circuits/digital_circuits_decoders.htm
Entitet dekodera treba da ima sljedeći izgled:
gdje je
i_A
ulazni 2-bitni broj,i_E
ulaz za omogućenje dekodera, ao_Y
4-bitni izlazni podatak.Kolo realizovati opisom u VHDL jeziku korišćenjem uslovnih konkurentnih naredbi.