No sistema computacional atual, se um load ou um store no estágio MEM tentar acessar a memória ao mesmo tempo que o IF tenta ler uma nova instrução da mesma, apenas um dos estágios será capaz de executar sua operação corretamente. Para consertar isso, é necessário a criação de um controle de acesso que priorize o acesso à memória para determinados estágios, de forma que os estágios menos priorizados consigam aguardar até term permissão de acesso e executar suas informações corretamente.
No sistema computacional atual, se um
loadou umstoreno estágio MEM tentar acessar a memória ao mesmo tempo que o IF tenta ler uma nova instrução da mesma, apenas um dos estágios será capaz de executar sua operação corretamente. Para consertar isso, é necessário a criação de um controle de acesso que priorize o acesso à memória para determinados estágios, de forma que os estágios menos priorizados consigam aguardar até term permissão de acesso e executar suas informações corretamente.No caso, MEM sempre terá prioridade de acesso.