jeonggunlee / LogicDesign

논리 회로 및 실험: 2024 봄학기, 한림대학교 소프트웨어융합대학
https://github.com/jeonggunlee/LogicDesign
12 stars 8 forks source link

질문 있습니다! #17

Open HyejinKim624 opened 4 years ago

HyejinKim624 commented 4 years ago

게이트의 트랜지스터 구현 부분에서 질문이 있습니다!

  1. AND게이트를 그릴 때, NAND게이트와 NOT게이트를 이어붙여 그리셨는데, 그렇게 말고 다른 방식도 가능한가요? 질문 이런 방식도 가능한가요?

  2. 게이트 관련해서 질문 남겨주신 다른 학우분이 올려주신 건 NOR게이트였는데, 그것도 OR게이트와 NOT게이트가 붙어있는 것 같이 그려도 되는 건가요?

jeonggunlee commented 4 years ago

안녕하세요 질문 감사해요!

AND게이트를 그릴 때, NAND게이트와 NOT게이트를 이어붙여 그리셨는데, 그렇게 말고 다른 방식도 가능한가요?

다른 조합이 물론 가능할 수 있지만, 전기적 신호의 전달 특성등을 고려하면, 수업시간에 배운 NAND 게이트와 NOT 게이트를 연결한 구조가 가장 선호되는 구조입니다!~~~

게이트 관련해서 질문 남겨주신 다른 학우분이 올려주신 건 NOR게이트였는데, 그것도 OR게이트와 NOT게이트가 붙어있는 것 같이 그려도 되는 건가요?

일반적으로 NOR 게이트는 이전 학우가 그린 것과 같이 그리면 되구요, OR 게이트는 NOR 게이트에 NOT 게이트를 붙여서 만들면 됩니다.

NOR 게이트를 만들기 위해서 OR 게이트와 NOT 게이트를 붙이는 방법에 대해서 문의 하였는데, 기본적으로 OR 게이트가 NOR와 NOT 게이트로 만들어지기 때문에 OR 게이트에 다시 NOT 게이트를 붙여서 NOR 게이트를 만들지는 않습니다.

결론적으로 말씀드리면, CMOS 구현에서는 NAND 및 NOR가 기본적인 회로가 되고, AND 및 OR 게이트 등은 NAND와 NOR에 NOT을 붙여서 만든다고 생각하시면 좋을 것 같네요.

위의 그려주신 그림...

위의 그려주신 그림은 NOR 게이트 입니다. 혹시 AND 게이트를 만들려고 했던 것인가요 ? 그럴려면 P1 와 N1 그리고 P2와 N2의 위치가 바뀌어야 하는데, 이경우, NMOS (N1, N2)가 1 (VDD)을 전달하게 되고, PMOS (P1, P2)가 0 (GND)을 전달하게 되어 신호의 전달 특성이 나빠지게 됩니다. 가능한 구조이지만, 신호 전달 특성이 나빠서 실제 설계에서 사용하지 않는 구조입니다.

감사합니다!

HyejinKim624 commented 4 years ago

설명해주셔서 감사합니다!! 말끔하게 이해 됐습니다~!!!

jeonggunlee commented 4 years ago

감사합니다! 질문 많이 많이 많이 많이 해주세요! ^^