Josh 的学习笔记之 Verilog（Part 4 —— RTL 概念与常用 RTL 建模） | Josh's Blog

[joshgao22]

https://josh-gao.top/posts/ecb88422.html

Verilog HDL 的基本功能之一是描述可综合的硬件电路。如何合理使用 Verilog HDL 描述高性能的可综合电路是 Verilog 系列学习笔记的目的，也是后续要讨论的主要问题。 本文介绍了 RTL 和综合的基本概念，通过常用 RTL 电路模型来对可综合的 RTL 级描述方式建立整体性的认识。力图通过范例，逐步引导初学者建立可综合 RTL 子集的概念。 1. RTL 和综合从《Part

[yimiong]

博主您好，我怎么感觉您在第3.10小结里关于多if和单if的配图和结论放反了...

[yimiong]

不好意思哈哈，我想有可能和综合工具的类型不同综合的结果不同导致的，打扰啦！