Corregir error clock_gating cell in `pd_defines.v`

ogarnica / TFG2020-21_RISC-V

Proyecto desarrollo chip RISC-V en tecnología STMicroelectronics

1 stars 1 forks source link

Closed ogarnica closed 3 years ago

ogarnica commented 3 years ago

En la configuracion default_pdel archivo pd_defines tiene la celda de gating de la libreria de TSMC y no de STMicroeletronics