ogarnica / TFG2020-21_RISC-V

Proyecto desarrollo chip RISC-V en tecnología STMicroelectronics
1 stars 1 forks source link

Elaborar script STA #53

Closed ogarnica closed 2 years ago

ogarnica commented 3 years ago

Existe una primera version del script en el directorio tools/tempus y se ejecutó un primer análisis. No obstante, hay que repasar los reportes resultado del análisis.

El problema que aparece en los reportes de setup es un conjunto de violaciones en caminos completamente combinacionales con violaciones del orden de 30 ns. El camino combinacional propiamente dicho tenía retardo de 700 u 800 ps (creo recordar) pero había un input delay de 30 ns que causaba la violacion.

Hay que identificar el origen de ese _inputdelay, pues no he visto que estuviera declarado en el archivo de constraint