Open tancheng opened 4 days ago
5: [tile0]: 00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0 => [(opt)1c|(in)1-2-3-4|(p)0|(out)5-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0] ([recv: 00000000.0.0.0,00000000.0.0.0,00000000.0.0.0,00000000.0.0.0] (ldcst)(P0) (const: 00000000.0.0.0, en: 1) ] = [out: 00000000.1.0.0,00000000.0.0.0] (recv_opt.rdy: 1, recv_in[0].rdy: 1, recv_in[1].rdy: 1, recv_predicate.msg: 0.0, (ldcst), recv_opt.en: 1, send[0].en: 1) ) => 00000000.1.1.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0 => 00000000.1.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0|00000000.0.0.0 => (00000000,1)|(00000000,0)|(00000000,0)|(00000000,0)(opt)1c|(in)1-2-3-4|(p)0|(out)5-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0 : [(opt)1c|(in)1-2-3-4|(p)0|(out)5-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||(opt)1c|(in)1-2-3-4|(p)0|(out)5-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||(opt)00|(in)0-0-0-0|(p)0|(out)0-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||(opt)00|(in)0-0-0-0|(p)0|(out)0-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||(opt)00|(in)0-0-0-0|(p)0|(out)0-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||(opt)00|(in)0-0-0-0|(p)0|(out)0-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||(opt)00|(in)0-0-0-0|(p)0|(out)0-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||(opt)00|(in)0-0-0-0|(p)0|(out)0-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0] : (opt)1c|(in)1-2-3-4|(p)0|(out)5-0-0-0-0-0-0-0|(p_in)0-0-0-0-0-0||
I don't think existing simulation trace is human-friendly. HW-oriented development is not the way to go towards HW/SW co-design in my personal opinion. At least we need to add some prefix to each field to indicate what the waveform/data is for.
I don't think existing simulation trace is human-friendly. HW-oriented development is not the way to go towards HW/SW co-design in my personal opinion. At least we need to add some prefix to each field to indicate what the waveform/data is for.