UART / RX RX FIFO - Githubissues

tungkrisanu / FPGA-project

FPGA Project

1 stars 0 forks source link

UART / RX RX FIFO #6

Open tungkrisanu opened 7 months ago

tungkrisanu commented 7 months ago

tungkrisanu commented 7 months ago

ไม่สามารถรับส่งข้อมูลที่ถูกต้อง เนื่องจากปัญหา delay