Proyecto FPGA de conversión binario a BCD
Este proyecto tiene como objetivo implementar un diseño digital utilizando un lenguaje de descripción de hardware (HDL) y una FPGA para convertir números binarios a BCD a fin de poder visualizarlos en un display de siete segmentos, donde solo se validarán las especificaciones del diseño a través de la construcción de un testbench para el curso de Diseño Lógico de la carrera de Ingeniería en Electrónica del Tecnológico de Costa Rica en el cual participan en su desarrollo los estudiantes: Fiorela Chavarría, Akisha Delgado y Luis Daniel Zumbado.
Descripción general
El circuito completo se compone de tres subsistemas principales que trabajan juntos para llevar a cabo la tarea de conversión de binario a BCD y mostrar el resultado en el display de 7 segmentos. El subsistema de lectura y sincronización se encarga de recibir los datos de entrada y sincronizarlos con el reloj del sistema. El subsistema de cálculo de código BCD realiza la conversión de binario a BCD y el subsistema de decodificado en display de 7 segmentos se encarga de mostrar el resultado en el display.
Diagramas de bloques y de estado
A continuación, se muestran los diagramas de bloques de cada subsistema y sus respectivos diagramas de estado, según descritos.
Diagrama de bloques del subsistema de lectura y sincronización:
Diagrama de estado de la FSM del subsistema de lectura y sincronización:Diagrama de bloques del subsistema de cálculo de código BCD:Diagrama de estado de la FSM del subsistema de cálculo de código BCD:Diagrama de bloques del subsistema de decodificado en display de 7 segmentos:Diagrama de estado de la FSM del subsistema de decodificado en display de 7 segmentos:Simulación funcional
Problemas y soluciones
Conclusiones
Requisitos
- Tener instalado o acceso a algún software que permita la síntesis y análisis de diseños en HDL como podrían ser Vivado o EDA Playground.