search

cjhonlyone / ADC-lvds

Xilinx FPGA, ADC344X, AD9252, 14x 12x Serdes, LVDS
GNU General Public License v3.0
45 stars 20 forks source link

如何使用AD9252的八通道输入。 #3

Open AlphaStar1122 opened 3 hours ago

AlphaStar1122 commented 3 hours ago

您好，我想使用您的工程中关于AD9252的模块，使其能够接收采样频率40MHz的14位的数据。目前我存在以下几个问题： 1.工程文件需要哪个版本的Vivado来支持； 2.复原工程文件时需要使用ip文件夹内的tcl文件还是prj文件夹内的tcl； 3.若是想将数据输入通道变为8，相关的参数应该在哪里设置。 感谢您的分享。

cjhonlyone commented 2 hours ago
  1. 这个ip的tcl与vivado版本应该无关；
  2. 先用ip文件夹内的tcl生成ip，再用prj文件夹内的tcl生成工程；
  3. AdcChnls参数改成8