issues
search
tmatos
/
progres
Simulador orientado a eventos para um subset da linguagem Verilog
MIT License
1
stars
0
forks
source link
issues
Newest
Newest
Most commented
Recently updated
Oldest
Least commented
Least recently updated
Exportar a estrutura de dados do circuito como netlist em JSON
#5
tmatos
opened
5 months ago
0
Algum suporte à entrada de arquivos XDL da Xilinx
#4
tmatos
opened
5 months ago
0
Add support for VCD file export
#3
tmatos
opened
5 months ago
0
Refatorar simula.c
#2
tmatos
opened
6 months ago
0
Reescrever o scanner com um gerador
#1
tmatos
opened
6 months ago
1